Día de Risc-V: Microchip agrega IP rígida Risc-V a los FPGA PolarFire

Llamada "PolarFire SoC", la "arquitectura brinda capacidad de multiprocesamiento asimétrica determinista en tiempo real a las plataformas Linux en un clúster de CPU coherente multinúcleo", según la firma, que trabajó con el especialista en Risc-V SiFive para crear los dispositivos.

La operación en tiempo real se incluye para entornos críticos de seguridad, control del sistema y ejecución confiable.

Se logra desactivando los predictores de rama de CPU, convirtiendo el caché de nivel 1 en memoria estrechamente integrada, asegurando que todos los núcleos sean coherentes con el subsistema de memoria y compartiendo una memoria coherente para el paso de mensajes.

Los cuatro núcleos ejecutan el conjunto de instrucciones RV64GC. Para monitorearlos, hay un quinto Risc-V de 64 bits, esta vez ejecutando el conjunto de instrucciones RV64IMAC. Los cinco pueden operar de manera coherente.

De los FPGA PolarFire existentes, las versiones Risc-V heredan funciones de seguridad que incluyen: programación de flujo de bits resistente a DPA, antisabotaje, una garantía de cadena de suministro vinculada criptográfica, una función físicamente no clonable, un verdadero generador de números aleatorios y un lado criptocoprocesador resistente al canal.

Además, según Microchip, los procesadores tendrán un arranque seguro (flash de arranque de 128 kbytes), protección de memoria física y, en todas las memorias: corrección de errores de un solo bit y detección de errores de doble bit. La firma también reclama inmunidad contra Spectre y Meltdown.

Antes de que los chips estén disponibles, se puede usar el software de marco de compilación-depuración-prueba de código abierto Renode de Antmicro y Microchip ha creado la 'Placa de expansión desatada HiFive' para que se ejecute junto con la 'Junta de desarrollo desatado' de HiFive: Microchip ha doblado las dos juntas: MPFS-DEV-KIT.

Para los FPGA PolarFire existentes, Microchip tiene núcleos blandos Risc-V de 32 bits 'Mi-V' que ejecutan el conjunto de instrucciones RV32I (entero), algunos con 'M' (miltiply / divide), 'A' (instrucción atómica) o 'F' (punto flotante de precisión simple) extensiones.

Microchip se presentó en el seminario "Comenzando con RISC-V" en Londres la semana pasada.